主页期刊介绍编委会编辑部服务介绍道德声明在线审稿编委办公English
2022年专刊出版计划 微信服务介绍 最新一期:2021年第2期
     
在线出版
各期目录
纸质出版
分辑系列
论文检索
论文排行
综述文章
专刊文章
美文分享
各期封面
E-mail Alerts
RSS
旧版入口
中国科学院软件研究所
  
投稿指南 问题解答 下载区 收费标准 在线投稿
姚广宇,张南,田聪,段振华,刘灵敏,孙风津.芯片开发功能验证的形式化方法.软件学报,2021,32(6):25-0
芯片开发功能验证的形式化方法
Formal Method of Functional Verification for Chip Development
投稿时间:2020-08-30  修订日期:2020-10-26
DOI:10.13328/j.cnki.jos.006250
中文关键词:  芯片设计  模型驱动  功能一致性  MSVL建模  命题投影时序逻辑
英文关键词:chip design  model-driven  functional consistency  MSVL modeling  propositional projection temporal logic
基金项目:国家重点研发计划(2018AAA0103202);国家自然科学基金(61751207,61732013);陕西省重点科技创新团队(2019TD-001)
作者单位E-mail
姚广宇 计算理论与技术研究所(ICTT)和ISN国家重点实验室(西安电子科技大学), 陕西 西安 710071  
张南 计算理论与技术研究所(ICTT)和ISN国家重点实验室(西安电子科技大学), 陕西 西安 710071 nanzhang@xidian.edu.cn 
田聪 计算理论与技术研究所(ICTT)和ISN国家重点实验室(西安电子科技大学), 陕西 西安 710071 ctian@mail.xidian.edu.cn 
段振华 计算理论与技术研究所(ICTT)和ISN国家重点实验室(西安电子科技大学), 陕西 西安 710071 zhhduan@mail.xidian.edu.cn 
刘灵敏 计算理论与技术研究所(ICTT)和ISN国家重点实验室(西安电子科技大学), 陕西 西安 710071  
孙风津 计算理论与技术研究所(ICTT)和ISN国家重点实验室(西安电子科技大学), 陕西 西安 710071  
摘要点击次数: 49
全文下载次数: 30
中文摘要:
      在芯片设计领域,采用模型驱动的FPGA设计方法是目前较为安全可靠的一种方法.但是,基于模型驱动的FPGA设计需要证明FPGA设计模型和生成Verilog/VHDL代码的一致性.同时,芯片设计的正确性、可靠性和安全性也至关重要.目前,多采用仿真方法对模型和代码的一致性进行验证,很难保证设计的可靠性和安全性,并存在验证效率低、工作量大等问题.本文提出了一种新型验证设计模型和生成代码一致性的方法.该方法利用MSVL语言进行系统建模,并通过模型提取命题投影时序逻辑公式描述的系统的性质,通过统一模型检测的原理,验证模型是否满足性质的有效性.进而,应用信号灯控制电路系统作为验证实例,对验证方法做了检验和说明.
英文摘要:
      In the field of chip design, the use of model-driven FPGA design methods is currently a safer and more reliable method. However, model-driven FPGA design needs to prove the consistency of the FPGA design model and the generated Verilog/VHDL code. Further, the chip design correctness,performance,reliability, and safety are critical. At present, simulation methods are often used to verify the consistency of models and codes. It is difficult to ensure the reliability and safety of the design, and there are problems such as low verification efficiency and heavy workload. This paper proposes a new method to verify the consistency of the design model and the generated code. This method uses the MSVL language to model the system, and propositional projection temporal logic(PPTL) formula to describe the properties of the system, then based on the principle of unified model checking, verifies whether the model meets the validity of the property.Furthermore, a signal light control system is used as a verification example to verify and explain the verification method.
HTML  下载PDF全文  查看/发表评论  下载PDF阅读器
 

京公网安备 11040202500064号

主办单位:中国科学院软件研究所 中国计算机学会 京ICP备05046678号-4
编辑部电话:+86-10-62562563 E-mail: jos@iscas.ac.cn
Copyright 中国科学院软件研究所《软件学报》版权所有 All Rights Reserved
本刊全文数据库版权所有,未经许可,不得转载,本刊保留追究法律责任的权利